



HOJA DE PROBLEMAS 4: JERARQUÍA DE MEMORIA (PARTE 2)

1. Considere un computador con direcciones virtuales de 32 bits y una memoria principal de 512 MB, que emplea páginas de 4 kB. Indique el formato de la dirección virtual y el número de marcos de página de este computador.
2. Dadas las siguientes direcciones de una arquitectura cuyas direcciones físicas y virtuales son de 32 bits y las páginas tienen un tamaño de 4 kB, ¿cuál es la dirección física que corresponde a cada una de las siguientes direcciones virtuales?
 - a) 0x22433007
 - b) 0x13385ABC
 - c) 0xABC89001

Número de página virtual	Número de página física
0xABC89	0x97887
0x13385	0x99910
0x22433	0x00001
0x54483	0x1A8C2

3. Sea un computador con memoria virtual y un tiempo de acceso a memoria de 60 ns. El tiempo necesario para tratar un fallo de página en este computador es de 8 ms. Si la tasa de aciertos es del 97 %, ¿cuál será el tiempo medio de acceso a una palabra de este computador?
4. Considere un computador que emplea direcciones virtuales de 32 bits con páginas de 8 kB. Se pide:
 - a) ¿Cuál es el formato de la dirección virtual?
 - b) ¿Cuál es el número máximo de entradas que puede tener una tabla de páginas de un único nivel? ¿Por qué?
 - c) Dado el siguiente fragmento de código:

```
int a[1000000];  
for (j = 1; j < 890000; j++) {  
    a[j] = a[j-1] + 1;  
}
```

y suponiendo que no hay ninguna página en memoria física y que los datos y las instrucciones se almacenan en páginas distintas, indique el número mínimo de fallos de página que se produce cuando se ejecuta dicho fragmento.

5. **[Ejercicio de examen]** Sea un computador con un sistema de memoria virtual con páginas de 4 kB, direcciones lógicas de 32 bits y direcciones físicas de 28 bits.

Se pide:

- Descomponer las direcciones lógicas y físicas en campos según su formato y explicar su significado.
- Calcular el número mínimo de fallos de página que se producen al leer y ejecutar el siguiente programa, suponiendo que no hay ninguna página cargada en memoria física y que el programa y los datos se asignarán a páginas diferentes.

```
float a[2500]; // Coma flotante simple (32 bits/elemento del
array)
int i; // Índice del bucle
for (i=0; i<2500; i++) {
    a[i]=rand() % 100; // Número aleatorio entre 0 y 99
}
for (i=1; i<2500; i+=2) {
    a[i]=(a[i-1]+a[i+1])/2; // Recálculo de elemento a[i]
}
for (i=0; i<2500; i++) {
    printf("%f \n",a[i]); // Imprimir elemento a[i]
}
```

6. Considérese un sistema de memoria virtual con direcciones virtuales de 40 bits, páginas de 16 kB y direcciones físicas de 36 bits. ¿Cuál es el tamaño total de la tabla de páginas para cada proceso en esta máquina, suponiendo que los bits de validez, protección, suciedad y uso ocupan 4 bits y que todas las páginas virtuales están en uso? (Se considerará que las direcciones de disco no se guardan en la tabla de páginas).
7. Un computador con memoria virtual utiliza un esquema de páginas a dos niveles con el siguiente formato de dirección:
- 10 bits para representar las páginas del primer nivel.
 - 10 bits para las páginas del segundo nivel.
 - Páginas de 4 kB.

¿Cuántas tablas de páginas (suma de las de primer nivel y las del segundo nivel) necesitará un proceso con un espacio de direcciones de 15 MB?

8. **[Ejercicio de examen]** Sea un computador con direcciones lógicas de 36 bits y direcciones físicas de 32 bits, con tamaño de página de 8 kB. La memoria principal es direccionable a nivel de byte. El sistema de memoria virtual dispone de una tabla de páginas de 1 nivel.

Se pide:

- Indicar en qué campos se dividen una dirección lógica y una dirección física, en qué orden se encuentra cada uno, así como su tamaño en bits.
- Calcular el tamaño en bytes de la tabla de páginas si para cada entrada, además del marco, se almacenan el bit de validez y 3 bits de acceso RWX. No hará falta redondear el ancho de la tabla para que sea múltiplo del byte.

Por otra parte, explicar qué ocurre cuando el procesador intenta realizar:

- Una lectura de la dirección virtual 0xABCDEF012.
- Una escritura en la dirección virtual 0xABCDEB012.

El contenido parcial de la tabla de páginas es:

N.º página virtual	V	N.º marco	Permisos RWX
0x55E6F5	1	0x5903B	100
0x55E6F6	0	0x1DF58	110
0x55E6F7	1	0x7CA10	111
0x55E6F8	0	0xABCDE	100

9. **[Ejercicio de examen]** Sea un computador con tamaño de palabra 16 bits, que utiliza una memoria virtual paginada de un nivel integrada con la memoria caché, donde esta última acepta direcciones físicas. No se dispone de memoria TLB. El sistema operativo asigna 8 kB a cada proceso, divididos en páginas de 8 bytes. Por otra parte, el tamaño total de la memoria física es 1 kB, donde la unidad direccionable es el byte.

Respecto a la caché, su función de correspondencia es de tipo directo, con bloques de 2 palabras. El número total de líneas de caché es 8. La política de escritura es *write-back* y *write-allocate*.

Se pide:

- Escribir la descomposición en campos de las direcciones virtual y física desde el punto de vista de la memoria virtual y explicar brevemente el significado de cada uno de ellos.
- Escribir la descomposición en campos de una dirección física desde el punto de vista de la memoria caché y explicar brevemente el significado de cada uno de ellos.
- Durante la ejecución de un determinado programa, el procesador publica la siguiente secuencia de direcciones virtuales (en hexadecimal). Escribe razonadamente en cada caso:
 - Si se trata de un acierto o un fallo de página.
 - La traducción de la dirección virtual a dirección física.
 - Si se trata de un acierto o un fallo de caché.
 - Las posibles modificaciones en el contenido de la tabla de páginas, de la memoria caché y/o de la memoria principal.

c.1) 0x0A14 (escritura)

c.2) 0x08C0 (lectura)

c.3) 0x186D (escritura)

c.4) 0x13D7 (lectura)

IMPORTANTE: Cada acceso a memoria afecta a los apartados posteriores.

DATOS: El contenido de la tabla de páginas y de la memoria caché al comienzo del apartado c) se muestra a continuación.

Fragmento de la tabla de páginas

N.º de página virtual	Bit de validez	N.º de marco o bloque en disco
...	...	...
0x118	1	0x35
0x119	0	0x77
0x120	0	0x01
...	...	...
0x141	0	0x78
0x142	1	0x49
0x143	1	0x53
...	...	...
0x27A	1	0x0F
0x27B	0	0x03
0x27C	1	0x0E
...	...	...
0x30C	0	0x00
0x30D	1	0x39
0x30E	0	0x1A
...	...	...
0x5E8	1	0x2B
0x5E9	1	0x39
0x5EA	1	0x6A
...	...	...

(N.º de página virtual y n.º de marco o bloque en disco expresados en base hexadecimal)

Memoria caché

N.º de línea	Bit de validez	Bit de suciedad	Etiqueta	Bloque de datos
0	1	1	0x00	...
1	0	0	0x12	...
2	0	0	0x1F	...
3	1	0	0x12	...
4	0	0	0x1A	...
5	0	0	0x09	...
6	1	1	0x08	...
7	1	1	0x03	...

(N.º de línea y etiqueta expresados en bases decimal y hexadecimal, respectivamente. Por simplicidad no se muestran los datos)

10. [Ejercicio de examen] Sea un computador dotado con una jerarquía de memoria que incluye memoria caché, principal y un disco duro magnético, a la que se superpone un sistema de memoria virtual. El ancho de palabra es de 32 bits y las direcciones de memoria (tanto físicas como virtuales) son también de 32 bits. La frecuencia del reloj es de 1 GHz. En concreto:

- La memoria virtual está organizada en páginas de 4 kB. Se dispone de una tabla de páginas de 1 nivel de traducción directa, cuyo contenido parcial en un momento dado es el siguiente:

N.º página virtual	V	N.º marco
90FCF	0	FC001
90FD0	1	03AD7
90FD1	1	AE918
90FD2	0	7901F

- La memoria caché es de tipo asociativa por conjuntos de 4 vías. La transferencia entre la memoria principal y la caché se realiza mediante bloques de 4 palabras. Puede albergar un total de 16 kpalabras de datos (es decir, sin contar etiquetas o bits de validez). La caché acepta direcciones físicas, es decir, está ubicada después de la traducción de la dirección virtual. El contenido parcial de la caché en un momento de dado es el siguiente:

Conjunt o	Vía 3			Vía 2			Vía 1			Vía 0		
	V	Etiquet a	Dato s	V	Etiquet a	Dato s	V	Etiquet a	Dato s	V	Etiquet a	Dato s
254	1	3FD91	...	0	13809	...	1	07529	...	1	1ECA8	...
255	1	0012C	...	0	0DC80	...	1	2BA46	...	0	08934	...
256	1	21FEC	...	0	1FFFF	...	0	2EEE1	...	1	09EC7	...
257	1	0D264	...	1	2BA89	...	0	10FCA	...	0	0A732	...

(etiquetas en hexadecimal, número de conjunto en decimal, por simplicidad no se muestran los datos)

Se pide:

- Si el procesador emite la dirección virtual 0x90FD1FFD en una operación de lectura, descomponer esta dirección en campos y explicar el significado de cada uno de ellos. Indicar si se trata de un acierto o de un fallo de página.
- Tras la traducción de la dirección virtual del apartado anterior, entra en acción la memoria caché. Descomponer la dirección física en campos y explicar el significado de cada uno de ellos. Indicar si se trata de un acierto o de un fallo de caché.

- 11. [Ejercicio de examen]** Un computador posee un sistema de memoria virtual implementada mediante paginación que utiliza páginas de 8 kB. El computador proporciona un espacio de memoria virtual de 4 GB por proceso y tiene 8 MB de memoria física. Las primeras entradas de la tabla de páginas correspondiente a un programa en ejecución son las siguientes (el resto de las entradas son no válidas):

N.º página virtual	Bit de validez	Bit de modificación	N.º marco o bloque en disco
0	1	0	1
1	0	0	7
2	1	1	9
3	1	0	14
4	1	0	8
5	1	1	3
6	0	0	25
7	0	1	16
8	0	0	23
9	1	0	78

(N.º de página virtual y n.º de marco o bloque en disco expresados en base decimal)

Se pide:

- Indicar el formato de una dirección virtual y de una dirección física.
- Calcular el tamaño total de la tabla de páginas, suponiendo que, si fuera necesario, se ha de redondear por exceso el ancho de cada entrada para que coincida con un múltiplo entero de un byte.
- Dada la dirección virtual `0x0000608A`, hallar si es un acierto o un fallo de página. En caso de acierto, calcular también la dirección física.
- Dada la dirección virtual `0x00010F5D`, hallar si es un acierto o un fallo de página. En caso de acierto, calcular también la dirección física.

- 12. [Ejercicio de examen]** Sea un computador con tamaño de palabra de 1 byte. Está dotado con un sistema de memoria virtual formado por memoria principal y disco duro magnético. No hay ni TLB ni memoria caché. Los detalles son los siguientes:

- El espacio total virtual por proceso es de 4 MB, con páginas de tamaño 1 kB.
- El espacio total físico es de 128 kB. En caso de fallo de página, los marcos se van asignando de manera totalmente asociativa, en orden ascendente siguiendo la política LRU, de tal forma que el marco menos reciente en un momento de dado es el 5.
- Los detalles del disco duro son irrelevantes para este problema.

En un momento dado el contenido parcial de la tabla de páginas es el siguiente (las entradas no mostradas tienen todas $V = 0$):

N.º página virtual	V	N.º marco
...	...	...
1001	1	4
...	...	...
2275	1	2
...	...	...
3371	1	3
3372	1	0
...	...	...
4009	1	1
...	...	...

(n.º de página virtual y n.º de marco en base decimal)

Se pide:

- Indicar detalladamente los campos en los que se dividen las direcciones virtuales y físicas y calcular razonadamente sus tamaños en bits.
- Calcular el tamaño de la tabla de páginas y expresarlo con el menor número que sea mayor o igual que uno y el prefijo multiplicativo del byte adecuado. Suponer que el ancho de cada entrada de la tabla de páginas es un múltiplo entero de la palabra del computador.
- Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de lecturas a palabras (direcciones en hexadecimal). Considerar que cada acceso afecta a los siguientes. Calcular **razonada y detalladamente**:
 - La descomposición en campos de la dirección virtual (expresarlos en hexadecimal).
 - Si es acierto o fallo de página.
 - La dirección física y su descomposición en campos (expresarlos en hexadecimal).
 - Cualquier cambio que pueda experimentar la tabla de páginas y/o la memoria principal (indicar no solo el cambio sino también en qué posición o posiciones se produce). Se puede aprovechar la tabla que se muestra en el enunciado.

Secuencia de direcciones virtuales (en hexadecimal):

c.1) 0x34AFB0

c.2) 0x23904F

c.3) 0x3EA72C

- Sea un computador con un mecanismo de memoria virtual paginada, con un espacio lógico de 1 kpalabras de 1 byte cada una. El sistema dispone de una memoria física de 64 palabras ocupada por un único proceso. En dicho espacio físico se pueden almacenar 4 páginas.

El esquema de traducción es directo y está auxiliado por una TLB totalmente asociativa de 2 entradas. Inicialmente se encuentran en memoria principal las páginas virtuales 0x05, 0x1A, 0x1F y 0x09 ocupando las páginas físicas 0, 1, 2 y 3 respectivamente. La TLB contiene los pares dirección virtual-dirección física (0x1F, 2) y (0x05, 0). El sistema utiliza un algoritmo de reemplazo LRU cuya cola es {0x05, 0x1F, 0x09, 0x1A}, donde la página 0x05 es la más reciente y la 0x1A la menos reciente.

Además, el sistema dispone de una memoria caché con ubicación asociativa por conjuntos (2 conjuntos) que permite almacenar 4 líneas (2 por conjunto) de 4 palabras cada una. Dicha caché utiliza un algoritmo de reemplazo LRU para cada conjunto. Las etiquetas almacenadas en la caché son: 0, 7, 3 y 4 (las dos primeras en el conjunto 0 y las dos últimas en el conjunto 1).

Supongamos que:

- El tiempo de búsqueda en la TLB es T_d unidades de tiempo.
- El acceso a la tabla de páginas es 50 veces más lento.
- El tiempo de acceso a la información de la caché (obtención de una palabra) es T_i unidades temporales.
- El tiempo de acceso a memoria principal (lectura de una palabra) es $20 T_i$.
- El tiempo de acceso a disco (lectura del disco y escritura en MP) es $2 \times 10^4 T_i$.
- El sistema permite el acceso simultáneo a la caché y a la memoria principal.

Dada la secuencia de direcciones virtuales $0x053$, $0x098$, $0x058$ y $0x0BA$, analice:

- La evolución de la TLB, la caché y la memoria principal.
- Las direcciones físicas traducidas.
- Calcular en cada referencia el tiempo necesario para que el procesador reciba la palabra solicitada.

14. [Ejercicio de examen] Un prototipo de computador “de juguete” dispone de un procesador con tamaño de palabra de 2 bytes y es direccionable a nivel de bytes. Está dotado con una jerarquía de memoria que incluye memoria virtual con TLB, memoria caché, memoria principal y un minidisco duro. En un momento dado está ejecutando un cierto proceso.

Los detalles principales son los siguientes:

- En la gestión de las direcciones, la memoria virtual tiene prioridad sobre la memoria caché.
- La asignación de los bytes de una palabra es de tipo *big-endian*.
- El espacio total virtual por proceso es de 128 bytes.

Propiedades de la TLB:

- Es totalmente asociativa y dispone de 2 líneas, cada una de las cuales almacena el par (número de página virtual, número de marco).
- Como política de reemplazo usa LRU, con lo que hay 1 bit adicional de uso reciente (1 = más reciente).
- El tiempo de acceso a una entrada de la TLB, tanto en lectura como en escritura, es de 2 ns.

Propiedades de la tabla de páginas:

- Contiene 16 entradas.
- En cada entrada, existe un bit de validez ($V=1$ válido), uno de suciedad ($D=1$ sucio) y otro más para indicar si la página es paginable, es decir, si puede transferirse entre disco duro y memoria física o si solo puede estar en memoria física ($P=1$ paginable).
- Si la página es válida, a continuación, se indica el marco que la contiene. En caso contrario, el valor se refiere al sector del disco duro en formato LBA en el que está almacenada la página.
- Suponer que el tamaño de cada entrada se extiende por exceso hasta el múltiplo del byte más cercano.
- A la tabla de páginas siempre le corresponde las páginas virtuales 0 y 1, que son no paginables.
- No es cacheable, es decir, el contenido de la tabla de páginas no se ha de llevar a la memoria caché.

- El tiempo de acceso a una entrada de la tabla de páginas, tanto en lectura como en escritura, es el correspondiente al de la memoria física.

Propiedades de la memoria caché:

- La función de correspondencia es de correspondencia directa.
- Dispone de 4 líneas.
- El tamaño de conjunto es igual a 4 palabras.
- Cada línea almacena también un bit de validez (V=1 válido).
- La política de escritura de la caché es *write-through* y *write-no-allocate*.
- El tiempo de acceso a una entrada de la memoria caché, tanto en lectura como en escritura, es de 8 ns.

Propiedades de la memoria física:

- El espacio total físico es de 64 bytes.
- Salvo los marcos 0 y 1, que contienen siempre la tabla de páginas, el resto de los marcos se van asignando de manera totalmente asociativa, comenzando en orden ascendente desde el 2 siguiendo la política LRU.
- El tiempo de acceso a una palabra de la memoria física, tanto en lectura como en escritura, es de 20 ns.

Propiedades del disco duro:

- Tiene sectores numerados con el sistema LBA. El tamaño de estos sectores coincide con el tamaño de página de la memoria virtual.
- El tamaño del disco duro es irrelevante para este problema.
- El tiempo medio de acceso a un sector del disco duro, tanto en lectura como en escritura, es de 1 ms.

Suponer que, en un momento dado, tenemos la siguiente configuración de TLB, tabla de páginas, memoria caché, memoria física y disco duro (DEC=decimal, HEX=hexadecimal):

N.º de línea de TLB	N.º página virtual (DEC)	N.º marco (DEC)	Bit de uso reciente
0	4	6	0
1	14	7	1

N.º página virtual (DEC)	V	D	P	N.º marco/sector (DEC)
0	1	1	0	0
1	1	1	0	1
2	0	0	1	?
3	1	0	1	2
4	1	0	1	6
5	1	0	1	4
6	1	0	1	5
7	0	0	1	?
8	0	0	1	6
9	0	0	1	?
10	1	0	1	3
11	0	0	1	?
12	0	0	1	?
13	0	0	1	?
14	1	0	1	7
15	0	0	1	?

N.º línea de caché	V	Etiqueta	Palabras del conjunto (HEX)							
0	1	1	01 23	45 67	89 AB	CD EF				
1	1	1	56 12	EE E0	F3 85	34 A9				
2	1	1	FF 00	94 5A	DC 89	33 DD				
3	1	1	15 38	50 AE	8C 36	7A 90				
			DP: +0	+1	+2	+3				
			DB: +0 +1	+0 +1	+0 +1	+0 +1				

(DP = desplazamiento de palabra, DB = desplazamiento de byte)

Dirección física (DEC)	Palabra (HEX)
0	Reservado para la tabla de páginas
2	
4	
6	
8	
10	
12	
14	
16	99 AF
18	E4 32
20	86 37
22	43 00
24	9F CC
26	00 10
28	32 65
30	EB AA
32	01 23
34	45 67
36	89 AB
38	CD EF
40	56 12
42	EE E0
44	F3 85
46	34 A9
48	FF 00
50	94 5A
52	DC 89
54	33 DD
56	15 38
58	50 AE
60	8C 36
62	7A 90
	+0 +1

N.º sector LBA	Contenido (HEX)
0	01 23 45 67 89 AB CD EF
1	FF 00 94 5A DC 89 33 DD
2	9F CC 00 10 32 65 EB AA
3	56 12 EE E0 F3 85 34 A9
4	49 0B AC 58 17 32 47 34
5	99 AF E4 32 86 37 43 00
6	01 FA 37 59 03 46 DC EB
7	15 38 50 AE 8C 36 7A 90
...	...

Se pide:

- Descomponer una dirección virtual en campos desde el punto de vista del sistema de gestión de la memoria virtual e indicar qué representa cada uno de ellos.
- Descomponer una dirección física en campos desde el punto de vista del sistema de gestión de la memoria virtual e indicar qué representa cada uno de ellos.
- Descomponer una dirección física en campos desde el punto de vista de la memoria caché e indicar qué representa cada uno de ellos.

A continuación, realizar la siguiente secuencia de operaciones de lectura de bytes en memoria (los valores que se dan son direcciones virtuales expresadas en hexadecimal). En cada caso, habrá que indicar:

- Si hay acierto o fallo de TLB, de página y/o de caché.
- Cuál es el byte leído.
- Modificaciones sufridas por la TLB, la tabla de páginas, la memoria caché, la memoria física y/o el disco duro.
- Tras el último apartado, habrá que indicar el estado final de la TLB, la tabla de páginas, la memoria caché, la memoria física y/o el disco duro, resaltando las diferencias respecto del estado inicial.
- Suponer que cada cambio afecta a los accesos siguientes.
- Detallar al máximo todos los razonamientos.

- 0x47
- 0x30
- 0x26
- 0x35
- 0x51

- Calcular **detallada y razonadamente** el tiempo total que dura la secuencia completa de 5 operaciones de memoria. **En cada apartado, se podrán solapar las distintas operaciones realizadas, siempre que no interfieran entre sí, de tal forma que el tiempo total sea mínimo.**

15. [Ejercicio de examen] Sea un computador dotado con una jerarquía de memoria que incluye memoria caché, principal y un disco duro magnético, a la que se superpone un sistema de memoria virtual. El ancho de palabra es de 64 bits y las direcciones de memoria (tanto físicas como virtuales) son también de 24 bits. En concreto:

- La memoria virtual está organizada en páginas de 1 kB. Siguiendo la política LRU, el marco menos reciente es el 0x34B2. Se dispone de una tabla de páginas de 1 nivel, cuyo contenido parcial en un momento dado es el siguiente:

N.º página virtual	V	D	N.º marco
0x3A42	1	0	0x0F82
0x3A43	1	0	0x23D7
0x3A44	1	1	0x3E18
0x3A45	0	0	0x191F

(n.º de página virtual y n.º de marco en hexadecimal)

- La memoria caché es de tipo asociativa por conjuntos de 2 vías. La transferencia entre la memoria principal y la caché se realiza mediante bloques de 16 palabras. Puede albergar un total de 32 kB de datos (es decir, sin contar etiquetas o bits de validez). La política de escritura es *write-allocate/write-back*, con lo que cada vía dispone de un bit de suciedad D. Según la política LRU, la vía MENOS reciente tiene R=0, mientras que la MÁS reciente tiene R=1. La caché acepta direcciones físicas, es decir, está ubicada después de la traducción de la dirección virtual. El contenido parcial de la caché en un momento de dado es el siguiente:

N.º Conjunto	Vía 1					Vía 0				
	V	D	R	Etiqueta	Datos	V	D	R	Etiqueta	Datos
0x10	1	1	1	0x129	...	1	1	0	0x0E8	...
0x11	1	0	0	0x0F8	...	1	0	1	0x034	...
0x12	0	0	1	0x3E1	...	1	1	0	0x297	...
0x13	0	0	0	0x10A	...	0	1	1	0x1A2	...

(n.º de conjunto y etiqueta en hexadecimal, por simplicidad no se muestran los datos)

Se pide:

- Realizar la descomposición en campos de:
 - Una dirección virtual genérica desde el punto de vista de la memoria virtual.
 - Una dirección física genérica desde el punto de vista de la memoria virtual.
 - Una dirección física genérica desde el punto de vista de la memoria caché.
- Dada la dirección virtual **0xE908F2** en una operación de **escritura**, calcular **DETALLADA Y RAZONADAMENTE**:
 - La descomposición de la dirección virtual para la memoria virtual.
 - Si se trata de un acierto/fallo de página.
 - La dirección física y su descomposición para la memoria virtual.
 - La descomposición de la dirección física para la memoria caché.
 - Si se trata de un acierto/fallo de caché.
 - Qué modificaciones sufren la tabla de páginas, la memoria caché y/o la memoria principal (cambios producidos, posiciones afectadas).
- Teniendo en cuenta los posibles cambios producidos en el apartado anterior, considerar ahora la operación de **lectura** de la dirección virtual **0xE91434**.

16. [Ejercicio de examen] Sea un computador dotado con una jerarquía de memoria que incluye memoria virtual, memoria caché, memoria principal y disco duro. El ancho de palabra es de 64 bits y la unidad direccionable es el byte.

Los detalles de la memoria virtual son los siguientes:

- La traducción de la dirección virtual se realiza antes de acceder a la memoria caché.
- El espacio total direccionable es de 64 GB.

- El tamaño de las páginas es de 8 kB.
- La memoria TLB es totalmente asociativa y dispone de 2 líneas, cada una de las cuales almacena el par {n.º página virtual, n.º marco}. Como política de reemplazo usa LRU, con lo que hay 1 bit adicional de uso reciente (la línea con bit 0 es la más reciente y la que tiene 1 es la menos reciente).

Los detalles de la memoria caché son los siguientes:

- Las direcciones físicas son de 30 bits.
- La caché es de correspondencia directa con 4 líneas.
- La transferencia entre la memoria principal y la caché se realiza mediante bloques de 16 palabras.
- La política de escritura es *write-back* y *write-allocate*.
- Aparte de etiquetas y datos, la caché posee para cada línea: un bit de validez (V) y un bit de suciedad (D).

Durante la ejecución de un programa, el estado de la TLB, la tabla de páginas y la caché es el siguiente:

N.º de línea de TLB	N.º página virtual	N.º marco	Bit de uso reciente
0	0x3F4E01	0x1FFFE	0
1	0x5043A5	0x1C83A	1

N.º página virtual	V	D	N.º marco
...			
0x5043A5	1	0	0x1C83A
0x5043A6	1	0	0x1D42C
...			
0x7B129D	1	1	0x08AC7
0x7B129E	1	0	0x0D613
0x7B129F	1	1	0x1C649
...			

Las páginas virtuales no mostradas tienen todas V = 0. El marco menos reciente es el 0x1FFFE.

Línea	V	D	Etiqu	Dat
0	1	0	0x1D42C8	...
1	1	0	0x1C83AA	...
2	0	0	0x000000	...
3	1	1	0x0D613C	...

Por simplicidad no se muestran los datos.

Se pide:

a) Realizar la descomposición en campos de:

- a.1) Una dirección virtual genérica desde el punto de vista de la memoria virtual.
- a.2) Una dirección física genérica desde el punto de vista de la memoria virtual.
- a.3) Una dirección física genérica desde el punto de vista de la memoria caché.

b) Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de accesos a memoria. Considerar que cada cambio afecta a los accesos siguientes.

Para que este apartado reciba toda la puntuación, será obligatorio indicar **razonadamente** para cada dirección de memoria:

- Si es acierto o fallo de TLB.
- Si es acierto o fallo de página.
- El valor de la dirección física expresada en hexadecimal.
- Si es acierto o fallo de caché.
- Los cambios experimentados por la memoria TLB (línea afectada, número de página virtual, número de marco, bit de uso reciente), la tabla de páginas (página afectada, bits V/D, número de marco), memoria caché (línea afectada, bits V/D, etiqueta) o la memoria principal (rango de direcciones de memoria afectadas expresadas en hexadecimal).

b.1) 0xA0874B540 (escritura)

b.2) 0xA0874D138 (lectura)

c) Tras los dos accesos a memoria del apartado anterior, se produce un tercer acceso de tipo lectura, con el que se produce un acierto en la línea 3 de la caché. Suponiendo que el byte al que se accede es el byte 0 de la palabra 0 del bloque, calcular **razonadamente** la dirección física y la dirección virtual. Será imprescindible expresar ambas direcciones en hexadecimal.

17. [Ejercicio de examen] Un computador con ancho de palabra 32 bits y unidad direccionable el byte dispone de un sistema de memoria virtual superpuesto a una memoria caché.

Los detalles de la memoria virtual son los siguientes:

- El espacio total virtual por proceso es de 4 GB, con páginas de tamaño 1 kB.
- El espacio total físico es de 512 MB. Los marcos se van asignando de manera totalmente asociativa, en orden ascendente desde el 0 siguiendo la política LRU. En el momento concreto de este ejercicio, el marco menos reciente es el 0x178A0.
- La memoria TLB es totalmente asociativa y dispone de 2 líneas, cada una de las cuales almacena el par {n.º página virtual, n.º marco}. Como política de reemplazo usa LRU, con lo que hay 1 bit adicional de uso reciente R (la línea con bit **1** es la **más reciente** y la que tiene 0 es la menos reciente).

Los detalles de la memoria caché son los siguientes:

- La caché es asociativa con 4 conjuntos de 2 vías cada uno.
- La transferencia entre la memoria principal y la caché se realiza mediante bloques de 4 palabras.
- La política de escritura es *write-back* y *write-allocate*.
- El algoritmo de reemplazo es LRU.
- Aparte de etiquetas y datos, la caché posee para cada vía: un bit de validez (V); un bit de uso reciente (R), donde la vía **más reciente** del conjunto es la **1** y la menos reciente es la **0**; y además un bit de suciedad (D).

Durante la ejecución de un programa, el estado de la TLB, la tabla de páginas y la memoria caché es el siguiente:

N.º de línea de TLB	N.º página virtual	N.º marco	R
0	0x3C842B	0x04004	0
1	0x160D4A	0x1789A	1

N.º página virtual	V	D	N.º marco
...			
0x0F523C	1	0	0x05F61
...			
0x160D4A	1	1	0x1789A
...			
0x24C1A7	1	0	0x13C50
...			
0x3C842B	1	0	0x04004
...			

En las tablas anteriores, los n.º de páginas virtual y los n.º de marco están expresados en base hexadecimal. Las páginas virtuales no mostradas tienen todas V = 0.

Conjunto	Vía 1					Vía 0				
	V	D	Etq	Dat	R	V	D	Etq	Dat	R
0	1	1	0x01DC42	...	1	1	0	0x040042	...	0
1	1	0	0x6F235A	...	0	1	0	0x71AF31	...	1
2	0	0	0x528014	...	0	1	0	0x39B017	...	1
3	1	0	0x03E418	...	1	1	1	0x6E10CD	...	0

(etiquetas en hexadecimal, por simplicidad no se muestran los datos)

Se pide:

a) Realizar la descomposición en campos de:

- a.1)** Una dirección virtual genérica desde el punto de vista de la memoria virtual.
- a.2)** Una dirección física genérica desde el punto de vista de la memoria virtual.
- a.3)** Una dirección física genérica desde el punto de vista de la memoria caché.

b) Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de accesos a memoria. Considerar que cada cambio afecta a los accesos siguientes.

Para que este apartado reciba toda la puntuación, será obligatorio indicar **razonadamente** para cada dirección de memoria:

- Si es acierto o fallo de TLB.
- Si es acierto o fallo de página.
- El valor de la dirección física expresada en hexadecimal.
- Si es acierto o fallo de caché.
- Los cambios experimentados por:
 - La memoria TLB (línea afectada, número de página virtual, número de marco, bit R).
 - La tabla de páginas (página afectada, bits V/D, número de marco).
 - La memoria caché (conjunto y vías afectados, bits V/D, etiqueta, bit R, bloque).
 - La memoria principal (rango de direcciones de memoria afectadas expresadas en hexadecimal).

Las direcciones deseadas son las siguientes:

- b.1)** 0xF210AC88 (escritura)
- b.2)** 0x93069E75 (lectura)